PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02085934 A

(43) Date of publication of application: 27.03.90

(51) Int. CI

G06F 11/22 G06F 9/455 G06F 11/28

(21) Application number: 63236449

(22) Date of filing: 22.09.88

(71) Applicant:

HITACHI MICRO COMPUT ENG

LTD

(72) Inventor:

WATANABE MASAMITSU

SUZUKI TATSUYA


(54) EMULATOR

(57) Abstract:

PURPOSE: To easily obtain the emulators to various target processors with exchange of an individual part and at the same time to attain the universal applicability of a common part by separating physically the common part from the individual part.

CONSTITUTION: A common part 21 includes a logic having no dependence on the constitution of a target processor and a register which controls the logic. While an individual part 22 includes a logic dependent on the target processor and a register which controls this processor. These two parts 21 and 22 are physically separated from each other via a board or a chip. Then both parts 21 and 22 are connected to each other via an emulation bus 24 and a control bus 25. Thus, it is possible to easily obtain the emulators to various target processors just with exchange of the part 22. Furthermore the universal applicability is attained for the part 21 regardless of the types of target processors. As a result, the part 21 is effectively used and the cost of the emulator can be reduced.

COPYRIGHT: (C)1990,JPO&Japio



69 日本国特許庁(JP)

40 特許出願公開

平2-85934 ®公開特許公報(A)

Mint. Cl. 5 G 06 F 11/22 9/455 識別記号 庁内整理番号 @公開 平成2年(1990)3月27日

11/28

7368-5B 340 A

> 7343-5B L

3 1 0 F G 06 F 9/44 8724-5B

審査請求 未請求 請求項の数 5 (全10頁)

60発明の名称 エミユレータ

> の特 至 昭63-236449

面 昭63(1988) 9月22日 29出

加発 明 者 旌 辺 政光

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

達 他 者 木 **79**発明

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内 東京都小平市上水本町1479番地

日立マイクロコンピユ の出質の人

ータエンジニアリング

株式会社

外1名 弁理士 小川 勝男 79代 理 人

1. 発明の名称 エミュレータ

2. 特許請求の範囲

- 1.ターゲットシステムの代行制御を行いながら システムデバッグを行うためのエミュレータに おいて、上記ターゲットシステムのためのター ゲットマイクロプロセッサの構成に依存しない 論理とその論理を創得するためのレジスタを含 み、システム智楽装置とインタフェースされる 共通部と、上記ターゲットプロセッサの構成に 依存する論理とその論理を朝鮮するためのレジ スタを含み、ターゲットシステムとインタフェ ースされる個別部とも、物理的に分離可能に設 け、両者をパスで結合して成るエミュレータ。
- 2. 上記共通部及び候別部は、夫々ボード又はチ ップで独立的に構成された請求項1配載のエミ ュレータ。
- 3. 上記共通部又は個別部は、ブレーク条件設定 手段とエミュレーションメモリを含むものであ

る請求項2項記載のエミュレータ。

- 4.ポード又はチップで独立的に構成されたトレ ース・ブレーク部を上記パスに結合して成る語 求項3記載のエミュレータ。
- 5。ポード又はチップで独立的に構成されたエミ ュレーションメモリ都を上記パスに結合して成 る請求項4記載のエミュレータ。

3.発明の詳細な説明

(産業上の利用分野)

本発明はエミュレータさらにはエミュレータの 汎用化技術に関し、例えば異なるターゲットプロ セッサへの対応化に適用して有効な技術に関する ものである。

〔從来技術〕

マイクロコンピュータ応用機器(以下単にター ゲットシステムとも記す)の開発において、その システムデバッグやシステム評価を行うためのエ ミュレータは、ターゲットシステムのためのマイ クロコンピュータもしくマイクロプロセッサ(タ ーゲットプロセッサ〉の機能を代行しながらソフ

特閒平2~85934 (2)

トウェアデバッグを可能とするものである。

エミュレータは、ターゲットプロセッサと同等のマイクロコンピュータやプロセッサ (エミムとのーションプロセッサ) をターゲットシステムとのインタフェース部に備え、このターゲットプロケットでまたで、デバッグ対象とされ行制 神容 とまに変更したりして、その制御状態をトレース結果で、所定のプレークポイントでそのトレース結果を確認可能にしながらターゲットシステムのソフトウェアデバッグを支援する。

第3 医には健来のエミュレータの一例が示される・第3 国に示されるエミュレータは、特に制限されないが、インタフェースケーブル2 の中間に配置したエミュレーションポッド3 に、図示しないターゲットプロセッサと阿等のエミュレーションプロセッサ4 を備え、そのインタフェースケーブル2 の先婚部は、実機もしくは試作機としてのターゲットシステム7 に含まれるターゲットシステム7 に含まれるターゲット

セッサ用ソケットに結合可能にされている。このエミュレーションプロセッサ4は、特に制限されないが、図示しないターゲットプロセッサの論理を所望に追加変更してエミュレータ本体6と信号をやりとりしながらターゲットシステム7を代行制制可能に構成されている。

エミュレータ本体 6 にはターゲットシステム7とエミュレーションプロセッサ4 とがやりとりする情報やエミュレーションプロセッサ4 の内部状態に応ずる情報がインタフェースケーブル 2 を介してエミュレーションパス10を介してエミュレーションパス10を介してエミュレーションプロセッサ4 に与えられるようになっている。

エミュレーションパス10には、ターゲットシステム 7 におけるデータメモリやプログラムメモリを代行するためのRAMで成るエミュレーションプロセッサ4の衝揮状盤やエミュレーションパス10の状態を

監視してその状態が予め設定されている状態に引 遠したときにエミュレーション動作をブレークエ るためのブレークコントロール回路12と、やす ュレーションパス10に与えられるデータを考 レースさらには制御情報を遅次トレースしる。上に トレース回路13などが夫々結シークは、コンシーンメモリ11、では「カースロン」では、ロールの制御を受けるようになっている。上記の回路10の制御を受けるよっな、ストインタフを検でして、ステム関発装置18と接続される。

なお、エミュレータについて記載された文献の例としては1987年6月に日経マグロウヒル社発行の「日経データブロマイコン」MC2-310-001~012のマイコン開発用システムがある。

(発明が解決しようとする課題)

ところでエミュレータによるシステムデバッグ に取して必要な各種条件やエミュレーション動作

の起動、停止さらにはデバッグ対象プログラムな どはシステム開発装置側から与えられ、これによ って与えられた条件やプログラムに従ってターゲ ットシステムのエミュレーションが行われる。そ してターゲットシステムを代行制御するエミュレ ーションプロセッサはターゲットプロセッサと阅 等の制御機能を有することが必要とされる。した がって、エミュレータにはターゲットプロセッサ の構成に依存する論理と依存しない論理が共存し ている。何えば上記依存しない論理としてはエミ ュレーション動作の開始や停止をシステム開発装 低の指示に基づいて新御するコントロールレジス タや、エミュレーションプロセッサの動作を1ス テップづつ実行させたり邀載的に複数のステップ を実行させたりするための指示を与える論理など がある。また、ターゲットプロセッサの連戒に佐 存する論理は当該ターゲットプロセッサを代替す るエミュレーションプロセッサの論理やそれに密 接に関係する論理などである。

しかしながら、従来のエミュレータはターゲッ

本発明の目的は、ターゲットプロセッサの具なる各種ターゲットシステムに対するエミュレーションへの対応が容易で、しかもこのときに内部団路の有効利用もしくは汎用化を図ることができるエミュレータを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明観書の記述及び掛付関配から明らかになるであろう。

(課題を解決するための手段)

上記した手段によれば、共通部と個別部が物理 的に分離されていることにより、個別部の交換に よって各種ターゲットプロセッサに対応するエミ ュレータを容易に実現すると供に、共通部の汎用 化を遠成するものである。

(実施 何1)

第1個には本発明の一実施例であるエミュレー タが示される。

第1回に示されるエミュレータ20は、特に制限されないが、夫々物理的に分離されたボード又はチップにより構成された共通都21、個別都22、及びトレース・ブレーク部23を含み、それらはエミュレーションパス24とコントロールパス25により夫々結合されている。上記共通都21はシステム開発装置26にインタフェースされる。上記個別都22はシステムデバッグ対象とされるターゲットシステム27とインタフェースされる。

上記共通部21はターゲットシスチム27のた めの因示しないターゲットプロセッサの構成に依 本裏において側示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、ターゲットプロセッサの構成に依存 しない診理を含み、システム開発装置とインタフェースされる共通部と、ターゲットプロセッサの 構成に依存する論理を含み、ターゲットシステム とインタフェースされる個別部とを、物理的に構立 とインタフェースされる個別部とを、物理的に構成 し、両者をパスで結合してエミュレータを構成す るものである。

上記共通都又は個別都に、プレーク条件設定手段とエミュレーションメモリを含めることにより、その共通部及び個別都だけでもエミュレーションが可能になる。そしてこのようなエミュレータの機能は当っては、ボード又はチップで独立に構成されたトレース・プレーク部を上記がスに結合したり、さらには、ボード又はチップで独立的に構成されたエミュレーションメモリ部を上記がスに結合するとよい。

(作用)

存しない論理とその論理を制御するためのレジターからを含み、上記個別部22は上記図示しないターがカーを制御するためのレジスタを含む。ここででは彼に依存する論理と依存する論理の区別は絶対的に規定と依存する論理の区別は絶対のではなく、各種ターゲットプロセッサにも発達を増やするという報点に応じて表現のというにはなる。この場合に共通部21によりにはなる。この場合に共通部21になったができる。この過域をかさくすることができる。

第1関に示される例において上記共通部21に は、特に制限されないが、ホストインタフェース 30、汎用ステータス・コントロールレジスタ3 1、及びシェアードRAM(ランダム・アクセス・ メモリ)32が含まれる。

ホストインタフェース30はシステム開発装置 26に含まれる図示なしいホストプロセッサなど

> . . X.

BEST AVAILABLE COPY

特萬平2-85934 (4)

とデータやアドレス信号さらには各種制御情報を やリンリする。

上記汎用ステータス・コントロールレジスタ3 1 には、特に制限されないが、エミュレーション の起動や停止を指示するためのコントロールレジス スタ、上記トレース・ブレーク部23 にめのコント ロールレジスタ、さらにはブレーク要するためのコンピット ロールレジスタータスレジスタなどが合まれる。 こがする制御で一タや状態の設定はシステムの発 装置26により行われ、設定された情報はコント ロールパス25を介してトレース・ブレーク部2 3 や個別部22 に与えられる。

上記シェアードRAM32はシステム開発装置 26に含まれるホストプロセッサ及び個別部22 に含まれるエミュレーションプロセッサ40の双 方からアクセス可能な共有メモリとされる。この シェアードRAM32には、特に制限されないが、 システムデバッグ対象とされるユーザプログラム のローディング命令、個別部22によるエミュレーション動作の起動やリスタートに当って個別部22の内部を制御するための命令などが格納される。

上記個別部22には、特に制限されないが、ターゲットシステムインタフェース41、エミュレーションプロセッサ40、入出力コントロールレジスタ42、モードレジスタ43、エミュレーションRAM44が含まれる。

エミュレーションプロセッサ40はターゲット システム27のためのターゲットプロセッサと同 等の制御機能を有し、当該ターゲットプロセッサ に代わってターゲットシステム27を制御するプロセッサである。入出力コントロールレジスタ4 2は、特に制限されないが、ASIC(アプリケーション・スペシフィック・インテグレーテッド・サーキット)製御された各種ターゲットプロセッサの外部場子の配置や機能の相違を吸収するためのものである。上記モードレジスタ43はエミュレーションプロセッサ40の動作クロックの選択、

さらにはウェイト要求やバス権限放要求を行うための制御ピットを有している。上記エミュレーションRAM44はターゲットシステム27におけるデータメモリやプログラムメモリを代行するためのメモリとされ、ターゲットシステム27のアドレス空間に広じて任意にマッピングされる。

 どを制御するブレーク・トレースコントロール国 第52を含む。

上記コントロールバス 2 5 を介してやりとりされる信号は、特に制限されないが、信別部 2 2 及びトレース・ブレーク部 2 3 に含まれる各種レジスタの選択信号、システム関発装置 2 6 に含まれる水ストプロセッサから出力されるアドレス 2 信号 はびレーク 検出信号 マボート信号 などもん でいた、上記エミュレーションバス 2 4 を介が、ターゲット システム 2 7 と リされる名 4 に 列機 されない プロセッサ 4 0 との間でやりとりされる各種 信号 やチョンプロセッサ 4 0 によるシェアード R A M 3 2 のアクセス信号などとされる。

このように構成されたエミュレータ20は、システム開発装置26に含まれるホストプロセッサの指示に基づいてエミュレーションプロセッサ40によるエミュレーション動作が指示されると、

このエミュレーションプロセッサ40がターゲットシステム27を代行制費し、この代行制資金上で得られる各種情報がトレースメモリ23に書えられ、所定のプレークポイントでそのトレース結果を確認可能にしながらターゲットシステム27のソフトウェアデバッグを支援する。

ルロジックボード 6 2 は依容する論理になって、 制御するためのレジスタッの構成に依存する論理になって、 理となったがったでは、なっては、 理となったがったが、ないでは、 のではなったが、ないでは、 のではなったが、ないでは、 のではないでは、 のではないでは、 のではないでは、 のではないでは、 のではないでは、 のではないでは、 のでは、 のではないでは、 のでは、 のではないでは、 のでは、 の

第2個に示される例において上記コントロールポード61には、特に制限されないが、ホストインタフェース70、シェアードRAM71、並びに各種汎用ステータス・コントロールレジスタが含まれる。

ホストインタフェース70はシステム関発装置 68に含まれる関示なしいホストプロセッサなど

[实施例2]

第2世には本発明の他の実施例であるエミュレ ータが示される。

第2回に示されるエミュレータ60は、特に制限されないが、夫々物理的に分離されたボードにより構成されたコントロールボード61、アバス・ブレークメモリボード63、エミュレーションド63、エミュレーションド63、エミュレージョンド65、エミュレージョンド65、エミュレージョンド65、エミュレージョンド65、エミュンバスの55、エミュンバスの55、エミュンバスの55、エミンバスの11、また、上記デバイデンタフェースされる。

上記コントロールポード61はターゲットシステム69のための医示しないターゲットプロセッサの構成に依存しない論理とその論理を制御するためのレジスタを含み、上記デバイスコントロー

とデータやアドレス信号さらには各種創御情報を やりとりする。

上記シェアードRAM71はシステム開発装置
68に含まれるホストプロセッサ及びデバイスミュントロールロジックボード62に含まれるエススリーンの表面のフェアードの双方のフェスカックでは、特に割散される。このシェアードに対したのフェステムがよったがある。このシェアードに対したが、システードの対象とされるエニーがあれているのでは、デバーのの記念である。ではエミュレーションが作の記念であるの動作の記念である。ではエミュブできせたのの指示を与える命令などが格的される。

上記汎用ステータス・コントロールレジスタは、 特に制限されないが、エミュレーションの起動や 停止を指示するためのエミュレーションコントロ ールレジスタ72、エミュレータ内部の記憶領域

に対するメモリバンクの切り分け設定を行うため のパンクシジスタ73、システム観発装置68に 含まれる民永しない水ストプロセッサによる上記 シェアードRAM71のアクセスの可否を指示す るためのシェアードRAMコントロールレジスタ 74A, 74B, シェアードRAMアドレスカウ ンタ75、図示しないホストプロセッサがエミュ レーションバス66をモニタするためのモニタレ ジスタ76A,モニタコントロールレジスタ76 B . モニタステータスレジスタ76C、エミュレ ーションの実行時間を計蔵するようなタイマ77、 及び上記トレース・ブレークメモリポード 6.3 が ない場合にもコントロールボード70でプログラ ムアドレスのブレーク条件の設定を可能とするた めのプログラムカウンタブレークメモリ78によ って構成される。これら汎用ステータス・コント ロールレジスタに対する制御データや状態の設定 はシステム開発装置68により行われ、設定され た情報はコントロールパス67を介してトレース・ ブレークメモリボード63、デバイスコントロー

ルロジックポード62、エミュレーションRAM ボード64並びにパフォーマンスポード65に必要に応じて与かられる。

上記デバイスコントロールロジックボード62 には、ターゲットシステムインタフェース80、 及びエミュレーションプロセッサ81を含む。こ のエミュレーションプロセッサ81は、ターゲット トシステム69のためのターゲットプロセッサと 関等の制作機能を有し、当該ターゲットプロセッ サに代わってターゲットシステム69を制御する プロセッサである。

デパイスコントロールロジックボード62には、ターゲットシステム69におけるデータメモリやプログラムメモリを代行するためのミュレーションRAM82が含まれ、このエミュレーションRAM82は、マップコントロールメモリ及びマッパ83によりターゲットシステム69のアドレス空間に応じて任意にマッピングされる。

さらにデバイスコントロールロジックボード 6 2 には、エミュレーションコントロールレジスタ

84、及びエミュレーションシェアードRAM3コントロールレジスタ85A,85Bが含まれる。
エミュレーションコントロールレジスタ85A,85Bが含まれるは、特に制限スプリケールレジスタのアプリケー・サック・インテグレーテック・インテグレーテックを被して、スペシフィック・インテグレーティーの大きを観かれた。エミュレーションを発生した。85Bに対するための制作というのでは、エリーションは、アクセスの可否を指示するための制作という。85Bによって、ロールレジュンタ85Aによりの制作という。25Bによって、ロールレジュンタ85Aによりの対象によりである。25Bによって、10アクセスの可否を指示する。

上記トレース・ブレークメモリポード63は、 上記コントロールボード16に含まれるモニタレジスタ76Aやプログラムカウンタブレークメモリ78による機能では不充分な場合に必要に応じて選択的に利用され得る増設モジュールである。

このトレース・ブレークメモリポード63には、 エミュレーションに原してターゲットシステム6 9とエミュレーションプロセッサ81との間でや りとりされるデータやアドレスさらには制御情報 を選択トレースして書えるトレースメモリ88と、 エミュシーションプロセッサ81の制御状態やタ ーゲットシスチム69とエミュレーションプロセ ッサ81との間でやりとりされる各種情報を監視 してその状態が予め設定されている状態に資達し たときにエミュレーション動作をブレークするた めのプログラムアドレスなどの条件が任意に設定 されるブレークメモリ89と、このブレークメモ リ89に設定されたブレーク条件に基づいてブレ ークポイント制御を行ったり、上記トレースメモ リ88に対するトレース関始条件などを制御する その他の各種制御レジスタやステータスレジスタ を含む。その他の制御レジスタやステータスレジ スタとしては、同示しないホストプロセッサによ るトレース・ブレークメモリボード63内部のア クセスの可否を投示するためのアクセスコントロ

上記エミュレーションRAMボード64は、デバイスコントロールロジックボード62に含まれるエミュレーションRAM82による機能では不充分な場合に必要に応じて選択的に利用される将る増設モジュールであり、エミュレーションRA

M98とマップコントロールメモリ及びマッパ98を備える。上記パフォーマンスボード65は、コントロールボード61に含まれるタイマ77の機能では不充分な場合などに必要に応じて利用され得る増設モジュールであり、プログラムの実行時間をカウントしたりする機能を有する。

ミュレーションプロセッサ 8 1 によるシェアード R A M 3 2 のアクセス信号などとされる。

このように構成されたエミュレータ60は、システム開発設置68に含まれるホストプロセッサの投示に基づいてエミュレーションが作が指示されると、このエミュレーションプロセッサ81がターゲットンステム69を役割をした。 所定のブレークポイントでそのトレースメモリ88に著えられ、所定のブレークポらターゲットシステム69のソフトウェアデバッグを支援する。

本実施例のエミュレータ60によれば以下の作 用効果を得るものである。

(1) ターゲットプロセッサの構成に依存しない 論理やそれを制御するためのレジスタを含むコン トロールボード61と、ターゲットプロセッサの 構成に依存する論理やそれを制御するためのレジ スタを含むデバイスコントロールロジックボード 62がボードで物理的に分離され、両者はエミュ レーションバス66及びコントロールバス67で 結合されることにより、デバイスコントロール ジックボード 6・2 を交換するだけで各種ターゲットプロセッサに対応するエミュレータを容易にロールボード61はターゲットプロセッサの複紙に内 らず汎用化され、当該コントロールボード61を 有効利用することができ、これによってエミュレータのコスト低減も可能になる。

(2) コントロールボード 6 1 は、プログラムカウンタブレークメモリ 7 8 によるブレークポイント制御と、モニタレジスタ 7 6 A などによるエミュレーション内容のモニタリングが可能にされ、また、デバイスコントロールロジックボード 6 2 はエミュレーション R A M 8 2 を含むから、共通都としてのコントロールボード 6 1 と個別都としてのデバイスコントロールロジックボード 6 2 だけでも一応のエミュレーションを行うことができる。

(3) コントロールポード61とデバイスコント

ロールロジックボード82によるエミュレーション機能だけでは不変分な場合には、ターゲットシステムの機械などに応じて必要なトレース・ブレークメモリボード63、エミュレーションRAMボード64、パフォーマンスボード65を選択してエミュレータの規模を簡単に拡大することができる。

以上本売明者によってなされた売明を実施例に 基づいて具体的に説明したが本売明はそれに限定 されるものではなくその要旨を逃脱しない範囲に おいて種々変更することができる。

実施何1における共通都21と個別都22に失々含まれる制御論理と各種レジスタ、また、実施例2におけるコントロールボード61とデバイスコントロールロジックボード62に失々含まれる制御論理と各種レジスタは、上記実施例に限定されず、適宜変更することができる。例えば実施例1のトレース・ブレーク都23は個別都22に含めてもよい。また、実施例2のエミュレータ60において、トレース・ブレークメモリボード63、

また、共通部又は個別部に、ブレーク条件設定 手段とエミュレーションメモリを含めることレーリ、その共通部及び個別部だけでもエミュレーションが可能になる。ボード又はチップで強立したり、さらには、ボード又はチップを上記が表したり、さらには、ボード又はチップを上記がより、さらには、ボードスはチップの表表などスに統合すると、ターゲットシステムの気候など エミュレーションRAMボード、パフォーマンスボード65は全くことができ、必要に応じて所要のボードを選択的に増設することができる。

また、共通部21やコントロールボード61に ホストプロセッサを搭載しもよく、またそれらを ホストプロセッサ内部に構成してもよい。

また、実施例2で説明した各ポードはチップで 形成ることもできる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるイン サーキットエミュレータに適用した場合について 説明したが、エミュレーションを行い得る各種デ パッグ数値に適用することができる。

(発明の効果)

本家において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

・すなわち、ターゲットプロセッサの構成に依存 しない論理を含み、システム関発装置とインタフェースされる共通部と、ターゲットプロセッサの

に応じたエミュレータの機能拡張を容易に行うこ とができる。

4. 展題の簡単な説明

第1 菌は本発明の一実施例であるエミュレータ のブロック国、

第2 國は本発明の一他の施領であるエミュレー タのブロック図。


第3世は従来のエミュレータの一例を示すプロック因である。


21…共通8、22…個別都、23…トレース・ブレーク部、24…エミュレーションパス、25 …コントロールパス、26…システム関発装置、 27ターゲットシステム、61…コントロールボード、62…デパイスコントロールロジックボード、63…トレース・ブレークメモリ、64…エミュレーションRAMボード、65…パフォーマンスポード、66…エミュレーションパス、67 …コントロールパス、68…システム関発装置、68…ターゲットシステム、67Aモニタレジスタ、78…プログラムカウンタブレークメモリ、

٠.:

82 エミュレーションRAM、84 …エミュレーションコントロールレジスタ。

代理人 井理士 小川 即 男 同時間





第 3 図

